


---

はじめにお読みください



インテル® FPGA PAC D5005  
(インテル® FPGA プログラマブル・  
アクセラレーション・カード D5005)

2021年3月

富士通株式会社

---

著作権および商標

Copyright 2021 FUJITSU LIMITED

商標の確認

Intel、インテル、Intel ロゴ、Agilex、Arria、Cyclone、Enpirion、Hyperflex、MAX、Nios、Quartus、Stratix は、アメリカ合衆国および/またはその他の国における Intel Corporation またはその子会社の商標です。

\* その他の社名、製品名などは、一般に各社の表示、商標または登録商標です。

---

# 目次

目次	3
1. はじめに	4
2. 本製品のサポート	4
2.1. Intel® Premier Support および Intel® FPGA Program への登録	4
2.2. Intel® Community への登録	4
3. Intel®製品の設定手順補足	5
3.1. 動作環境	5
3.2. Intel® Acceleration Stack for Intel® Xeon® CPU with FPGAs のダウンロード	5
3.3. Intel® ソフトウェアのサポート	5
4. PRIMERGY サーバ本体の要件および搭載手順補足	5
4.1. 留意事項	5
4.1.1. インテル® FPGA PAC D5005 の交換後、アップデートが必要な場合があります	5
4.2. 制限事項	5
4.2.1. 環境温度	5
4.3. サーバ本体の BIOS 設定	5
4.4. PRIMERGY RX2540 M5 への搭載手順	7
4.4.1. インテル® FPGA PAC D5005 のライザーモジュールへの取り付け手順	7
4.4.2. ライザーモジュールのサーバ本体への取り付け手順	8
4.4.3. 電源ケーブルの接続	9
4.5. MAC アドレス	9
5. 問題発生時の対応	10
5.1. テクニカルサポート窓口	10
5.2. インテル® FPGA PAC D5005 の認識を確認	10
5.3. ハードウェア自己診断プログラム (FPGA Diagnostics Tool) の実行	11
5.3.1. fpgabist コマンドの実行	11
5.3.2. エラーの確認	12
5.3.3. 温度の確認	13
5.4. インテル® FPGA PAC D5005 の交換後に必要な作業	14
5.4.1. 交換したインテル® FPGA PAC D5005 の正常動作確認	14
5.4.2. インテル® FPGA PAC D5005 のアップデート(必要な場合のみ)	14
5.4.3. User Design の再書き込み	14
改版履歴	15
2021年3月	15

---

# 1. はじめに

このたびはインテル® FPGA PAC D5005 (インテル® FPGA プログラマブル・アクセラレーション・カード D5005)をご購入いただきありがとうございます。

インテル® FPGA PAC D5005 (インテル® FPGA プログラマブル・アクセラレーション・カード D5005)をお使いになるには、下記 FPGA HUB サイトに掲載のクイックスタートガイド UG-20202、「[Intel Acceleration Stack Quick Start Guide: Intel FPGA Programmable Acceleration Card D5005](#)」を参照してください。

NOTE: 以下、上記クイックスタートガイドを「ユーザーズガイド」と記載します。

NOTE: 以下、「インテル® FPGA PAC D5005 (インテル® FPGA プログラマブル・アクセラレーション・カード D5005)」を「インテル® FPGA PAC D5005」と記載します。

NOTE: OVS アクセラレーション基本ソフトウェアをインストールしてお使いになる場合は、同製品のマニュアルを必ず参照してください。

本書では、ユーザーズガイドに沿ってインテル® FPGA PAC D5005 を PRIMERGY Server に搭載して設定する際に必要な補足情報を記載しています。

## 2. 本製品のサポート

Intel®製品のダウンロード・インストール・使用方法等に関するサポートは Intel®により Intel® Premier Support または、Intel® Community で行われます。本項の手順により、Intel® Premier Support および Intel® FPGA Program または、Intel® Community に登録してください。

### 2.1. Intel® Premier Support および Intel® FPGA Program への登録

Intel®製品をダウンロードするには Intel® FPGA Program への登録が必要で、Intel®製品のサポートは Intel®により Intel® Premier Support で行われます。登録には数営業日を必要とするため、事前に下記サイト「Register now for a premier account」メニューより登録をお願いします。

Intel® Customer または Partner アカウントにサインイン済の場合は追加登録することも可能です。

<https://www.intel.com/content/www/us/en/my-intel/fpga-sign-in.html>

NOTE: Preferred Distributor 項目の入力内容は任意です。No preference (特になし)を選択しても問題ありません。

NOTE: Intel アカウント(My Intel) に関するガイドは下記をご覧ください。(要アカウント登録)  
<https://www.intel.com/content/www/us/en/secure/my-intel/frequently-asked-questions.html>

NOTE: Intel アカウントへの登録・サインインについてのお問い合わせは、下記をご覧ください。  
<https://www.intel.com/content/www/us/en/my-intel/sign-in-help.html>

### 2.2. Intel® Community への登録

インテル® FPGA PAC D5005 に関連する Intel®製品は、Intel®によってサポートされます。Intel® Premier Support への登録がない場合は、下記 Intel® Community にてサポートを受けられます。

Intel® Community に登録するには、Intel® Community の「Ask a Question」メニューからサイン・イン・ページに移り、「Create an account」メニューより登録をお願いします。

[https://forums.intel.com/s/?language=en\\_US](https://forums.intel.com/s/?language=en_US)

---

### 3. Intel®製品の設定手順補足

本章は、ユーザーズガイド記載の、OSのインストール・製品の取り付け・ドライバのインストール等の手順をPRIMERGY Server 上で行う際の補足情報を記載しています。

NOTE: OVS アクセラレーション基本ソフトウェアをインストールしてお使いになる場合は、同製品のマニュアルを参照し、同製品のCD-ROM媒体よりインストールを行ってください。

NOTE: 本章記載のIntel® Acceleration Stack for Intel® Xeon® CPU with FPGAs のダウンロード・インストール・使用方法等、ソフトウェアに関するお問い合わせは、お客様よりIntel® Premier SupportまたはIntel® Communityまでお問い合わせください。

#### 3.1. 動作環境

項目	仕様
Intel® Acceleration Stack	Intel® Acceleration Stack for Intel® Xeon® CPU with FPGAs Version 2.0.1
オペレーティングシステム	Red Hat Enterprise Linux 7.6 (for Intel64)

#### 3.2. Intel® Acceleration Stack for Intel® Xeon® CPU with FPGAs のダウンロード

下記URLより、Intel® Acceleration Stack for Intel® Xeon® CPU with FPGAsをダウンロードしてください。

[https://www.intel.com/content/www/us/en/programmable/products/boards\\_and\\_kits/dev-kits/altera/intel-fpga-pac-D5005/getting-started.html](https://www.intel.com/content/www/us/en/programmable/products/boards_and_kits/dev-kits/altera/intel-fpga-pac-D5005/getting-started.html)

NOTE: ダウンロードにはIntel® FPGA Programへのサインインが必要です。

NOTE: 用途に応じてAcceleration Stack for RuntimeまたはAcceleration Stack for Developmentをダウンロードしてください。

#### 3.3. Intel® ソフトウェアのサポート

Intel® Acceleration Stack for Intel® Xeon® CPU with FPGAs や Open Programmable Acceleration Engine (OPAE) のダウンロードやインストールができない場合は、お客様よりIntel® Premier Support または Intel® Community までお問い合わせください。

### 4. PRIMERGY サーバ本体の要件および搭載手順補足

#### 4.1. 留意事項

##### 4.1.1. インテル® FPGA PAC D5005 の交換後、アップデートが必要な場合があります

インテル® FPGA PAC D5005 にハードウェア異常が発生し、交換を実施した際、交換後のインテル® FPGA PAC D5005 は 2.0.1 Production Version となっています。交換前のインテル® FPGA PAC D5005 に将来提供されるアップデートモジュールを適用してお使いの場合は、交換後にお客様作業にて必要なアップデートモジュールを適用してください。

#### 4.2. 制限事項

##### 4.2.1. 環境温度

インテル® FPGA PAC D5005 を PRIMERGY サーバに搭載する場合、サーバ吸気温度 30°C 未満にてお使いください。

#### 4.3. サーバ本体の BIOS 設定


サーバ本体のBIOS Utilityより、下記項目を設定してください。

NOTE: OVS アクセラレーション基本ソフトウェアをインストールしてお使いになる場合は、同製品のマニュアルに従いBIOSを設定してください。BIOSが正しく設定されていない場合、動作不良・パフォーマンス低下などの問題が発生します。


- Server Mgmt→FAN control 設定値を Full に設定してください。



- Advanced→CPU Configuration→VT-d 設定値を Enabled に設定してください。



- SR-IOV を使用する場合は、Advanced→PCI Subsystem Settings→SR-IOV Support 設定値を Enabled に設定してください。



## 4.4. PRIMERGY RX2540 M5 への搭載手順


インテル® FPGA PAC D5005 を PRIMERGY RX2540 M5 に搭載する際は、標準搭載されている VDI グラフィックスカード搭載キットに含まれるライザーモジュールを経由する必要があります。

### 4.4.1. インテル® FPGA PAC D5005 のライザーモジュールへの取り付け手順

1. 該当する場合は、スロットカバーをライザーカードホルダーから取り外します。
2. 添付のゴムパッドを2枚、保護ホイルから剥がします。



3. ゴムパッドをライザーカードホルダーの下記の円の位置(下図左から13列目と14列目の間のラインと、上下から1列目と2列目の間ラインの交点)に貼り付けます。



4. インテル® FPGA PAC D5005 を PCI スロットに慎重に挿入し、スロットに完全にはめ込まれるまでしっかりと押し込みます。(下図の矢印を参照)

NOTE: 挿入の際、インテル® FPGA PAC D5005の基板面がライザーカードホルダーに接触しないように注意してください。基板面とライザーカードホルダーが接触した状態で挿入した場合、インテル® FPGA PAC D5005を破損するおそれがあります。



5. インテル® FPGA PAC D5005 をネジで固定します。(上図の円を参照)

#### 4.4.2. ライザーモジュールのサーバ本体への取り付け手順

ライザーモジュールのサーバ本体への取り付け手順については、RX2540M5 アップグレード&メンテナンスマニュアルの「ライザーモジュールの GPGPU カード(FL)」章、「ヒートシンクの交換(FL)」項以降を参照してください。


NOTE: 文中「GPGPUカード」は「インテル® FPGA PAC D5005」に読み替えてください。



### 4.4.3. 電源ケーブルの接続

インテル® FPGA PAC D5005 の電源コネクタ(8Pin)と、System Board の電源コネクタ(6Pin)を接続します。


- 電源ケーブルはT26139-Y3946-V705を使用します。
- 電源ケーブルの接続先コネクタは下図を参照してください。



### 4.5. MAC アドレス

インテル® FPGA PAC D5005 の MAC アドレスは、現品表示ラベルより確認することができます。

- 現品表示ラベルには Port0 の MAC アドレスが記載されています。
- Port1～Port7 の MAC アドレスは、Port0 の MAC アドレスに+1～+7した値になります。



---

## 5. 問題発生時の対応

### 5.1. テクニカルサポート窓口

Intel® Acceleration Stack for Intel® Xeon® CPU with FPGAs のダウンロードやインストールに問題が発生した際は、Intel® Premier Support または、Intel® Community にお問い合わせください。  
運用中にトラブルが発生し、Intel® FPGA PAC D5005 のハードウェアの問題と思われる場合は、5.2 項以降に沿ってハードウェア診断を実施してください。  
ハードウェア診断にてエラーが検出された場合、PRIMERGY の故障・修理の相談窓口までお問い合わせください。

NOTE: OVS アクセラレーション基本ソフトウェアをインストールして運用中にトラブルが発生した場合は、同製品のマニュアルに従い fj-ovs-accel-show-tech-support コマンドでテクニカルサポート情報を採取の上、弊社保守員に連絡してください。

### 5.2. インテル® FPGA PAC D5005 の認識を確認

下記コマンドにて、Intel® FPGA PAC D5005 がオペレーティングシステムから正しく認識されているかを確認します。認識されていない場合は、何も出力されません。この場合は、PRIMERGY の故障・修理の相談窓口にお問い合わせください。

<http://www.fujitsu.com/jp/support/business/repaircenter/primergy/>

Intel FPGA PAC D5005 Management Engine Device (FME) の確認

```
$ lspci | grep 0b2b
```

正常な出力例:

```
18:00.0 Processing accelerators: Intel Corporation Device 0b2b (rev 01)
```

## 5.3. ハードウェア自己診断プログラム(FPGA Diagnostics Tool)の実行

fpgabist により、インテル®FPGA PAC D5005 のハードウェア自己診断を実行してください。

NOTE: fpgabistについての詳細は、ユーザーズガイド「5. Running FPGA Diagnostics」を参照してください。

NOTE: fpgabistによるハードウェア自己診断ができない場合は、Intel® Premier SupportまたはIntel® Communityまでお問い合わせください。

### 5.3.1. fpgabist コマンドの実行

下記の手順にてハードウェア自己診断を実行してください。

NOTE: fpgabistによる自己診断は、診断用Designを書き込んで実行する必要があるため、あらかじめ実行中のFPGAアプリケーションを停止してください。

#### 1. hugepage の設定を行います。

```
$sudo sh -c "echo 20 > /sys/kernel/mm/hugepages/hugepages-2048kB/nr_hugepages"  
$sudo sh -c "echo 2 > /sys/kernel/mm/hugepages/hugepages-1048576kB/nr_hugepages"
```

NOTE: OVS アクセラレーション基本ソフトウェアをインストールして運用中の場合は、本設定は不要です。

NOTE: 本設定はターミナル起動毎に実行する必要があります。

NOTE: インテル® FPGA PAC D5005を2枚搭載している場合、本設定(下線部)は2倍の値を設定する必要があります。

#### 2. インテル®FPGA PAC D5005 の PCI Bus 番号を確認します。

実行例:

```
$ lspci | grep 0b2b  
18:00.0 Processing accelerators: Intel Corporation Device 0b2b (rev 01)
```

#### 3. OPAE の環境変数を設定します。

Acceleration Stack for Runtime の場合:

```
$ source /home/<username>/intel/rtestack/init_env.sh
```

Acceleration Stack for Development の場合:

```
$ source /home/<username>/intel/devystack/init_env.sh
```

NOTE: OVS アクセラレーション基本ソフトウェアをインストールして運用中の場合は、本設定は不要です。

#### 4. fpgabist を実行します。

```
$ sudo fpgabist -B 0x<PCI Bus> $OPAE_PLATFORM_ROOT/hw/samples/dma_afu/bin/dma_afu_unsigned.gbs
```

実行例:

```
$ sudo fpgabist -B 0x18 $OPAE_PLATFORM_ROOT/hw/samples/dma_afu/bin/dma_afu_unsigned.gbs
```

NOTE: OVS アクセラレーション基本ソフトウェアをインストールして運用中の場合は、下記のようにgbsファイルを指定せずに実行してください。

```
$ sudo fpgabist -B 0x<PCI Bus>
```

実行例:

```
$ sudo fpgabist -B 0x18
```

#### 5. fpgabist の実行結果を確認します。

末尾が下記出力例のように「Built-in Self-Test Completed.」となっている場合、診断は完了しています。

```
Running mode: dma_afu  
Attempting Partial Reconfiguration:  
Reading bitstream  
Looking for slot  
Found slot
```

```
Programming bitstream
Writing bitstream
Done
Running fpga_dma_test test...
```

```
PASS! Bandwidth = 12707 MB/s
Finished Executing DMA Tests
```

```
Built-in Self-Test Completed.
```

NOTE: OVS アクセラレーション基本ソフトウェアをインストールして運用中の場合は、実行結果の末尾が下記のように  
ありますが、インテル® FPGA PAC D5005の動作不良ではありません。

```
Traceback (most recent call last):
  File "/usr/bin/fpgabist", line 108, in <module>
    main(args)
  File "/usr/bin/fpgabist", line 81, in main
    afu_ids.update({bist_common.get_afu_id(path): path})
  File "/usr/bin/bist_common.py", line 65, in get_afu_id
    pattern = '{}:{}'.format(bdf['bus'], bdf['device'],
TypeError: 'NoneType' object has no attribute '__getitem__'
```

6. 「5.3.2 エラーの確認」および「5.3.3 温度の確認」を参照し、fpgabist の出力内容を確認します。

fpgabist によるハードウェア診断の完了後は、User Design を再度書き込む必要があります。User Design の書き込み手順はユーザズガイドを参照してください。

### 5.3.2. エラーの確認

fpgabist 出力の「PORT ERRORS」セクションおよび「FME ERRORS」セクションのうち、項目名に「Error」が含まれている項の出力値が「0x0」以外となっている場合、ハードウェアに異常が検出されています。

```
Board Management Controller, microcontroller FW version 2.0.12, RTL version 2.0.6
//***** PORT ERRORS *****/
Object Id                : 0xF200000
PCIe s:b:d:f             : 0000:18:00:0
Device Id                : 0x0B2B
Ports Num                : 01
Bitstream Id             : 0x202000200000237
Bitstream Version        : 2.0.2
Pr Interface Id          : 9346116d-a52d-5ca8-b06a-a9a389ef7c8d
Accelerator Id           : 331db30c-9885-41ea-9081-f88b8f655caa
MAC address              : 64:4c:36:11:cc:78
First Error             : 0x0
First Malformed Req      : 0xFFFFFFFFFFFFFFFF
Errors                  : 0x0
Board Management Controller, microcontroller FW version 2.0.12, RTL version 2.0.6
//***** FME ERRORS *****/
Object Id                : 0xF300000
PCIe s:b:d:f             : 0000:18:00:0
Device Id                : 0x0B2B
Ports Num                : 01
Bitstream Id             : 0x202000200000237
Bitstream Version        : 2.0.2
Pr Interface Id          : 9346116d-a52d-5ca8-b06a-a9a389ef7c8d
MAC address              : 64:4c:36:11:cc:78
First Error             : 0x0
Next Error              : 0x0
Errors                  : 0x0
```

PCIe1 Errors	: 0x0
Nonfatal Errors	: 0x0
Inject Error	: 0x0
Catfatal Errors	: 0x0
PCIe0 Errors	: 0x0

NOTE: 本項目によるハードウェア自己診断にてエラーが検出された場合、PRIMERGYの故障・修理の相談窓口にお問い合わせください。

<http://www.fujitsu.com/jp/support/bussiness/repaircenter/primergy/>

NOTE: 本項目によるハードウェア自己診断にてエラーが検出されない場合は、Intel® Premier SupportまたはIntel® Communityへお問い合わせください。

NOTE: FPGAアプリケーションの実行中にエラーの確認を行いたい場合は、下記コマンドを実行してください。fpgabistのPORT ERRORSおよびFME ERRORSセクションと同一の結果が出力されます。

```
$ sudo fpgainfo errors all -B 0x<PCI Bus>
```

### 5.3.3. 温度の確認

TEMP セクションの FPGA Core Temperature 項より、FPGA コアの温度を確認してください。

```
Board Management Controller, microcontroller FW version 2.0.12, RTL version 2.0.6
//***** TEMP *****/
Object Id : 0xF200001
PCIe s:b:d:f : 0000:AF:00:0
Device Id : 0x0B2B
Ports Num : 01
Bitstream Id : 0x202000200000237
Bitstream Version : 2.0.2
Pr Interface Id : 9346116d-a52d-5ca8-b06a-a9a389ef7c8d
MAC address : 64:4c:36:11:cc:78
(12) FPGA Core Temperature : 49.00 °C
(15) QSFP0 Temperature : 35.00 °C
(26) 12v AUX Temperature : 29.00 °C
(27) 12v Backplane Temperature : 29.00 °C
(28) 3.3v Temperature : 34.50 °C
(29) 1.8v Temperature : 34.50 °C
(32) VCCERAM Temperature : 35.50 °C
(33) VCCR Temperature : 37.00 °C
(34) FPGA Transceiver Temperature : 39.50 °C
(35) Board Inlet Air Temperature : 27.50 °C
(36) Board Exhaust Air Temperature : 30.50 °C
(38) QSFP1 Temperature : 35.00 °C
(39) RDIMM0 Temperature : 29.50 °C
(40) RDIMM1 Temperature : 27.50 °C
(41) RDIMM2 Temperature : 29.50 °C
(42) RDIMM3 Temperature : 28.00 °C
(43) VCCT Temperature : 36.50 °C
```

(12) FPGA Core Temperature の Upper Critical Threshold は 95°C、Upper Non-Recoverable Threshold は 100°C となっています。FPGA Core Temperature が 100°C に達すると Intel® FPGA PAC D5005 はシャットダウンされます。ハードウェア自己診断にて 95°C を超える温度が検出された場合、環境温度やシステムファン等の関連コンポーネントの状態を確認の上、PRIMERGY の故障・修理の相談窓口にお問い合わせください。

<http://www.fujitsu.com/jp/support/bussiness/repaircenter/primergy/>

---

NOTE: FPGAアプリケーションの実行中に温度の確認を行いたい場合は、下記コマンドを実行してください。fpgabistのTEMPセクションと同一の結果が出力されます。

```
$ sudo fpgainfo temp -B0x<PCI Bus>
```

## 5.4. インテル® FPGA PAC D5005 の交換後に必要な作業

インテル® FPGA PAC D5005 にハードウェア異常が発生し、弊社保守員がインテル® FPGA PAC D5005 の交換を実施した後、ハードウェア部の復旧にはお客様による下記作業が必要となります。

### 5.4.1. 交換したインテル® FPGA PAC D5005 の正常動作確認

「5.2 インテル® FPGA PAC D5005 の認識を確認」および「5.3 ハードウェア自己診断プログラム (FPGA Diagnostics Tool) の実行」記載の手順より、交換したインテル® FPGA PAC D5005 が正常に動作していることを確認します。

### 5.4.2. インテル® FPGA PAC D5005 のアップデート（必要な場合のみ）

交換後のインテル® FPGA PAC D5005 は 2.0.1 Production Version となっています。交換前のインテル® FPGA PAC D5005 に将来提供されるアップデートモジュールを適用してお使いの場合は、交換後にお客様作業にて必要なアップデートモジュールを適用してください。

### 5.4.3. User Design の再書き込み

交換前のインテル® FPGA PAC D5005 に User Design を書き込んで運用していた場合、再度書き込む必要があります。User Design の書き込み手順はユーザズガイドを参照してください。

---

## 改版履歴

2021年3月

- 初版提供 (2.0.1Production 対応)