富士通SPARC64プロセッサの軌跡

20nm半導体テクノロジを使ってUNIXサーバ向けに開発されたプロセッサ。
SPARC64プロセッサとして初の4GHzを超えるプロセッサ。
内部命令パイプライン、メモリバス、I/Oバスをさらに広帯域化し、レイテンシとスループットを向上

1TFLOPS以上の理論演算性能を発揮するSPARC64 XIfxは、32演算コア+2アシスタントコアを実装。SPARC-V9命令セットをHPC向けに拡張したHPC-ACE2（High Performance Computing – Arithmetic Computational Extensions 2）を導入し使い勝手を向上、コアあたり2個の256 ビット幅SIMDユニットを備えて演算スループットの高速化を図っています。HMC（Hybrid Memory Cube）を採用することで圧倒的なメモリバンド幅を実現し、さらにTofuインターコネクト2を統合し、ノード間通信バンド幅を低遅延で高速化しています。並列処理効率に影響するシステム割込み処理等はアシスタントコアで実行することで、演算コアは計算処理に専従できるため、高いジョブ実行性能を発揮します。

SPARC64 Xの周波数を向上させたUNIXサーバ向けプロセッサ。
UNIXサーバ上のBuilding Block単位で、SPARC64 X と SPARC64 X+ の混在/アップグレードが可能。CPU間の伝送速度は最大25Gbps（片方向）まで高速化。

28nm半導体テクノロジを使ってUNIXサーバ向けに開発されたプロセッサ。コア数、2次キャッシュメモリを大幅に増強すると同時に、スーパコンピュータで培った技術や"Software On Chip"技術により、SPARC64VII+から性能を飛躍的に向上。

40nm半導体テクノロジを採用し、コア数をSPARC64 VIIIfxから倍増させたHPC用途向けプロセッサ。周波数を抑えながらコア数を増やすことで、消費電力の増加を抑えつつ、性能向上を実現。

理化学研究所と富士通が共同開発したスーパーコンピュータ『京』のプロセッサ。45nm半導体テクノロジを使用。HPC用途向けに拡張されたアーキテクチャであるHPC-ACE（High Performance Computing-Arithmetic Computational Extensions）を採用し世界一の性能を実現するとともに、周波数を2GHzに抑えるなどの徹底した省電力設計により高い電力効率を実現。SPARC64プロセッサとして初めてメモリコントローラーを内蔵し、メモリ性能を向上させた。

SPARC64 VIIの周波数を向上させ、同時に2次キャッシュメモリを倍増させたプロセッサ。
SPARC64 プロセッサとして初の3GHzを超えるプロセッサ。SPARC64 VI、SPARC64 VIIとCPUモジュールレベルでの互換性を維持し、UNIXサーバ上での混在/アップグレードが可能。

SPARC64 VII前世代から、周波数を向上させたプロセッサ。

半導体テクノロジを90nmから65nmに変更することで、コア数をSPARC64 VIの2コアから4コアに倍増しより進んだマルチスレッドを実現したプロセッサ。マルチスレッド制御方式はVMTからSMT（Simultaneous Multi-Threading）に変更し、スループット性能をさらに向上。SPARC64 VIとCPUモジュールレベルでの互換性を維持し、UNIXサーバ上での混在/アップグレードが可能。
SPARC64 VIIは、UNIXサーバに加えHPC用途のCPUとしても採用。HPC用途における性能向上を目的に、高速スレッド同期機構（ハードバリア）やCPUバスの倍速化機構を実装。

富士通とSun Microsystems社が共同開発したUNIXサーバ SPARC Enterpriseに搭載するプロセッサとして、SPARC64 Vをベースに拡張。
初めてマルチコア、マルチスレッドを採用し、スループットの大幅強化に成功。マルチスレッド制御方式はVMT（Vertical Multi-Threading）を採用。

SPARC64 Vの周波数を向上させたプロセッサ。半導体テクノロジを90nmにすることで、コアの実装面積を縮小し、L2キャッシュメモリの容量の増加に成功。UNIXサーバとして、2GHzを超えるプロセッサを搭載したものは世界初。

メインフレーム用プロセッサの、命令リトライなどの高信頼性技術を受け継ぎ、フルモデルチェンジした第5世代目のSPARC64プロセッサ。現在のSPARC64プロセッサの原点。
130nm半導体テクノロジを採用し、2次キャッシュメモリをプロセッサ内に集約した初のSPARC64プロセッサ。パイプラインをメインフレーム用プロセッサと同一の基本構造に刷新。プロセッサのハードウェアリトライや、SRAMのシングルヒットエラーの完全救済、ヒストリ機能など、従来のUNIXサーバ用プロセッサでは成し得なかった高度なRASを実現。
当時のSun Microsystems社のUltraSPARCプロセッサシリーズとの間でOS互換性を高めるため、両社でJPS（Joint Programmer's Specification）という仕様を策定。SPARC64 V以降のSPARC64プロセッサはSPARC V9およびJPSに準拠した命令セットアーキテクチャを採用。

半導体テクノロジを150nmとし周波数を向上、さらにL1キャッシュサイズを倍増させたプロセッサ。

SPARC64をベースにしシングルチップ化し、また大容量の外部レベル2キャッシュ及びマルチプロセッサ機能を搭載した初のサーバ向けプロセッサ。キャッシュとバスインタフェースは二重化し、パリティやECCによる1ビットエラー訂正機構を実装。当時の他のUNIXプロセッサと比較して高い信頼性を実現。

半導体テクノロジを350nmとし周波数を向上させたプロセッサ。初代SPARC64と同様、マルチチップモジュールテクノロジを採用し、キャッシュメモリ、メモリマネジメントユニットなどを1枚の基板に搭載している。

初代SPARC64プロセッサ。世界初の64ビットSPARCプロセッサ。富士通の米国子会社であったHAL Computer Systemsが開発。当時世界最先端のアウト・オブ・オーダー方式を実装。SPARC-V9命令セットアーキテクチャを確立した。SPARC-V8に対して、SPARC-V9では64ビット化によるアドレス空間の増大、マルチプロセッサ対応、そして信頼性向上と言ったサーバ用プロセッサに必須の要件を拡張。