ハイエンドテクニカルコンピューティングサーバ FX1
FX1は、高性能自社開発クアッドコアCPU SPARC64™VIIプロセッサを採用した高性能テクニカルコンピューティングサーバです。4Core/1CPUの高性能ノード×4セットを5Uシャーシに凝縮、当社が長年培ってきたテクニカルコンピューティング分野における技術と経験のすべてを投入し、マルチコアCPU時代をリードする新たなアーキテクチャーにより、これまでにない実行性能を実現します。
特長
高性能自社開発CPU SPARC64™VII
- 最新 65nmテクノロジー
- バックゲートバイアス制御による消費電力削減
- コア間共有型L2キャッシュ
- 高速コア間バリア機構
計算ノードをコンパクトに実装
- FX1装置構成
シングルCPUからなる計算ノード4セットを5Uシャーシに収容 - インターコネクト
シングルCPU計算ノードあたり1ポートの DDR InfiniBand™インターフェース (シャーシあたり4ポート) - ノード間高速バリア同期、リダクション演算機能をハードウェア機構で実現 (オプション)
高メモリスループット
- 専用自社開発チップセット
- CPU性能に対して高いメモリバンド幅を実現
マルチコア時代の新コンパイラ技術
- マルチコアを意識しないで利用できる並列化能力を有する自動並列化機能
- メモリ性能を活かす高度な自動プリフェッチ生成機能
- SPARC64Ⅶの特性を活かした高度な命令スケジューリング機能
高いユーザビリティの実現
- ベクトル機向けプログラムの高速化
従来、スカラマシンで効率の低かったベクトル機向けプログラムも、そのままで高速化 - プログラムの容易な移植性
PCクラスタで動作しているMPIプログラムが、再翻訳するだけで高速に実行可能
データ保護
- エラー訂正のためCPU、メモリ、システムバスなど、システム内の幅広い範囲をECCにより保護
システム運用に影響を与えません - メインメモリについてはECCに加えて「拡張 ECC」でも保護
メモリチップの故障によるマルチビットエラー時にもデータを保護します
諸元
| CPU | プロセッサ | SPARC64™VII |
|---|---|---|
| 周波数 | 2.5GHz | |
| キャッシュ | 一次キャッシュ: 1コアあたり、命令: 64KB、データ: 64KB 二次キャッシュ: 1CPUあたり、共有6MB |
|
| コア数 | 4 | |
| バリア同期 | チップ内4コア高速バリア機構 | |
| ノード | CPU数 | 1CPU |
| メモリ容量 | 最大32GB | |
| メモリエラー訂正機能 | ECC、拡張ECC | |
| メモリバンド幅 | 40GB/s | |
| I/O | ハードディスク 73GB × 1、InfiniBand™HCA(2GB/s) × 1、1000BASE-T × 2 | |
| シャーシ | ノード数 | 4 |
| 外形寸法（装置前面の取っ手を除く） | 幅 443 × 奥行き 800 × 高さ 220mm (ラックマウント5U) | |
| 質量 | 70kg | |
| 電源条件 | AC200V～240V、単相、50Hz/60Hz | |
| 消費電力 | 最大消費電力2,213W、皮相電力2,236VA | |
| 最大発熱量 | 7,988kJ/h | |
| 省エネ法に基づくエネルギー消費効率 | 0.0155（区分c） |
関連情報
SPARC64™VII 詳細情報
SPARC64™プロセッサの命令セットアーキテクチャは、SPARC International社が公開しているSPARC V9アーキテクチャおよび、富士通とSun社が共同で開発したJoint Programming Specificationをベースに、富士通が拡張を重ねて開発してきました。
FX1に搭載されているSPARC64™ VIIプロセッサの命令セットアーキテクチャについては、以下の仕様書をご覧下さい。
- PDF SPARC® Joint Programming Specification(JPS1)：Commonality
- PDF SPARC JPS1 Implementation Supplement：Fujitsu SPARC64 V
- PDF SPARC64™ VI Extensions
- PDF SPARC64™ VII Extensions
お問い合わせ
 |
HPC(科学技術計算、解析)に関するお問い合わせ 資料請求 / お見積もり / ご相談 などお気軽にお問い合わせください |