ダイナミック・リコンフィギュアビリティ | アップグレーダビリティ | ハードウェアリソースの仮想的な増大 | ハイパフォーマンスと短TAT | ダイナミック・リコンフィギュラブルSoC | ダイナミック・リコンフィギュラブル・プロセッサ | ドキュメント | コンサルティング・サービス | 開発環境 | 適用例 |
ハイパフォーマンスと短TAT
ダイナミック・リコンフィギュラブル・プロセッサは、主にCPUコアとダイナミックにリコンフィギュラブル可能な演算ユニットから構成されます。デバイス全体の制御はCPUコアで行い、高速動作が必要とされる処理は、ハードウェアである演算ユニットで行うため、高速動作（注）が可能です。
演算ユニットは、ハードマクロ化されています。そのため、配置・配線作業や、タイミングマージンを確保するためのタイミングクロージャー等、物理レイアウト工程は不要です。
ダイナミック・リコンフィギュアビリティは、短TATでありながら、高性能も実現します。
（注）DAPDNA-2:動作周波数166MHzで28,000MIPS以上の性能を持ち、16ビット入力32ビット出力の積和演算は、9,000MMACS（Million MACs per Second）以上の性能
