Japan
- ホーム >
- 電子デバイス・半導体 >
- 製品 & サービス >
- ASIC・ウェーハファウンドリ >
- デザインサービス
デザインサービス (DesignExpress®)
 |
 |
 |
 |
ASIC開発におけるDesignExpress各サービスの適用範囲を示します。
DesignExpressはASIC開発におけるデザインサービスです。お客様のシステム開発におけるニーズ/ウォンツに合わせ、最適なサービスを提供し、開発期間短縮、開発費用削減、製品品質向上を実現します。
Cedar®
一発完動を支援するデザインサービス
CedarはLSI開発の上流工程（システム設計～RTL論理設計)におけるデザインサービスです。
 |
 |
 |
 |
 |
 |
Cedar-SPEC
仕様書レベルの品質向上と検証項目抽出サービス
Cedar-SPECは、LSI仕様の曖昧な点や不明確な点を洗い出し、LSI仕様書の品質向上化を図ります。
同時に、LSI検証項目を抽出し検証の網羅性を高めます。
| サービス分類 | サービス内容 | お客様からのご提出物 | 当社提供物（例） |
|---|---|---|---|
| 仕様分析・検証戦略 | 検証戦略策定 | 機能仕様書 | 検証計画書 |
| 仕様書品質向上 | 仕様書改善提案書 | ||
| 仕様分析 | 検証項目リスト |
Cedar-ESL
仮想プラットフォームを活用した性能評価環境およびソフトウェア先行開発環境構築サービス
Cedar-ESLは、お客様システムの一発完動を実現するために設計フローを提供するデザインサービスです。ESL技術（仮想プラットフォーム）を使い、早期ソフトウェア開発およびアーキテクチャの性能見積を実施することができます。またハード故障を想定したシステム検証や波形レベルでの内部状態の確認が可能です。
| サービス分類 | サービス内容 | お客様からの ご提出物 |
当社提供物（例） |
|---|---|---|---|
| 早期ソフトウェア開発向け 仮想プラットフォーム提供 |
ソフトウェア開発環境の提供 ソフトウェアを活用したシステム検証 |
機能仕様 | 高速仮想プラットフォーム システム検証報告書 |
| アーキテクチャ性能評価向け 仮想プラットフォーム提供 |
性能測定値 | 詳細仕様書 評価シナリオ |
性能を可視化した 仮想プラットフォーム提供 |
Cedar-ESLの推奨フロー
Cedar-ESLの可視化ポイント
Cedar-ESLの実施例
Cedar-HLS
高位合成サポートサービス
Cedar-HLSは、上流言語(C/SystemC)から当社のテクノロジへマッピングするサービスです。本サービスを実施することでお客様の費用と工期を削減します。
| 項 | サービス分類 | サービス内容 | お客様からの ご提出物 |
当社提供物（例） |
|---|---|---|---|---|
| 1. | 高位合成済みの RTL ハンドオフ | ツールに合致する言語書換 制約に合致する言語書換 |
機能仕様書 制約条件 上流言語 |
書換済の上流言語 高位合成用ライブラリ 高位合成済みのRTL |
| 2. | 上流言語のハンドオフ | 上流言語をハンドオフし以後のLSI 設計の受託 | ( 上記サービスが条件) | LSI |
| 3. | Cedar 連携 | FPGA 向けRTL の高位合成 ESL 向けRTL の高位合成 |
機能仕様書 制約条件 上流言語 |
Cedar-PROT 向けRTL Cedar-ESL 向けSystemC |
Cedar-SIM
ランダム技術とアサーション技術を駆使したシミュレーションベースの検証サービス
Cedar-SIMは、豊富な検証実績と当社ノウハウによる最適な検証手法の提案と、Cedar-SPEC、Cedar-ESLと連携した検証資産流用による高品質・短TATのシミュレーション検証サービスです。
| サービス分類 | サービス内容 | お客様からの ご提出物 |
当社提供物（例） |
|---|---|---|---|
| ブロックレベル検証（単体） | 検証戦略策定 検証項目抽出 |
LSI 外部仕様書 | 検証仕様書 検証環境仕様書 |
| 検証環境の構築 各手法（Cedar, アサーション,ランダム）など各手法を適用した検証の実施 |
LSI 外部仕様書 LSI 論理データ |
シミュレーション検証環境 検証シナリオデータ 検証報告書 |
|
| ブロックレベル検証（複合） -ESLモデルとRTL混在検証- |
SoC 整合性検証 （ソフトウェアや他のブロックとの整合性） |
LSI 外部仕様書 LSI 論理データ |
シミュレーション検証環境 検証シナリオデータ 検証報告書 |
| インタフェース検証 （ブロック間のインタフェース検証） |
|||
| コーナーケース検証 |
Cedar-EMU
エミュレータを活用した大規模デザイン、長大データによる検証と消費電力見積りサービス
ASICを開発されるお客様のデザインをエミュレータに搭載し、HDLシミュレーション時間を500～1000倍に加速することで、大規模デザインの検証を可能とするデザインサービスです。必要な機材、オペレータは、当社が用意しますので、お客様は、デザインデータ、入力データをご用意いただくだけで環境構築が可能です。
また、独自に技術開発も行っており、プレシリコンで解析できるメニューも用意しています。
- ソフトウェアとの協調検証 ：Cedar-ESL環境と連携し、ソフトウェアを含むシステム検証が可能
- 高精度な性能表示 ：サイクル精度での詳細な性能解析が可能
- 高精度な消費電力算出 ：セルレベルで高精度に消費電力を算出。ブロック毎に解析可能
Cedar-EMU適用事例
- ARM搭載の画像SoCのシステム検証
- ESLと連携したハードウェアとソフトウェアの同時検証
- 画像処理SoCの機能検証と性能検証、消費電力解析
| サービス分類 | サービス内容 | お客様からの ご提出物 |
当社提供物（例） |
|---|---|---|---|
| チップレベル検証 | 検証仕様の策定 検証データの作成 検証環境の構築 検証の運用 |
概略ブロック図 デザインデータ (RTL または ネットリスト） 入力/ 期待値データ |
検証仕様書 検証データ エミュレーション検証結果 |
| システムレベル検証 | ESL環境で開発したソフトウェアを活用したシステムレベル検証 | デザインデータ (RTL または ネットリスト） 入力/ 期待値データテストプログラム |
LSIエミュレーション検証環境 検証結果報告書 |
| 低消費電力化 | 消費電力測定 | 電力測定プログラム | 消費電力測定結果報告書 |
Cedar-PROT
ハードウェア動作検証を実現するプロトタイプボード開発サービス
ASICのデザインを実装するFPGAを搭載したプロトタイプボードを提供します。
ASICのIPをFPGAに搭載するため、ASICとの高い等価性を維持することが可能です。
ASICのIPとユーザロジックはそれぞれ個別のFPGAに搭載し、IP部分の動作確認済みボードを提供するため、お客様はユーザロジックの開発に注力することができます。
| サービス分類 | サービス内容 | お客様からの ご提出物 |
当社提供物（例） |
|---|---|---|---|
| システムレベル検証 | プロトタイプボードの提供 | 要求仕様 （指定回路情報など） |
基板ユニット ボード仕様書 FPGA ROM データ |
ドキュメント
- PDF Cedar®資料
Cedar はC-based Effective Design-Flow Apply to Real Designの略で富士通セミコンダクター株式会社の登録商標です。
PLACATE®
徹底したノイズ対策による高品質化
PLACATEは、お客様のシステム開発期間短縮を強力にサポートするLSIとプリント基板の一体モデルをベースとしたノイズ解析＆対策支援サービスです。
本サービスをLSI設計/プリント基板設計の上流段階から適用することで、LSIやプリント基板のリメークを低減し、お客様システムの品質向上と評価工数の大幅な削減による設計期間の短縮に貢献します。
| サービス内容 | 提供物（例） |
|---|---|
LSI+PCB 一体ノイズ解析
|
解析結果報告書 PCB 設計ガイドライン |
ドキュメント
Signaly®
ドキュメント
FAITH®
ドキュメント
- PDF FAITH®資料 [135KB]
DesignExpress®, Cedar®, PLACATE®, Signaly®は、富士通セミコンダクター株式会社の登録商標です。
FAITH®は、富士通九州ネットワークテクノロジーズ株式会社の登録商標です。
その他の社名および製品名は各社の商標または登録商標です。