ハードウェアでTCP/IP処理を実現

Smart TCP/IP Communication Coreは、TCP/IPのハードウェアスタックコア（IP Core：IPコア）です。
Smart TCP/IP Communication Coreは、FPGAに実装するHDL言語で記述されたマクロです。
FPGAとは、Field Programable Gate Arrayの略称で、ハードウェア・デバイスです。
IPとは、Intellectual Property（知的財産）の略称です。

特長

オールハードTCP/IPスタック
オールハードウェアによるTCP/IP処理を行い、パソコン、その他LANインターフェースを持つ機器と高信頼データ通信が可能です。
CPUレスで高信頼性通信
CPUを搭載することなくTCP/IPプロトコルによる高信頼データ通信が可能です。
ギガビットクラスの高速通信
弊社製GMACコアと組み合わせることによりギガビットイーサネットによる900Mbps以上の高速通信環境が構築可能です。
安心で充実したサポート
国内開発ベンダーのIPコア製品です。日本語ドキュメント、日本語でのサポートをご提供します。

用途

･各種FA機器へのデータ転送
･監視カメラのインターフェース
・光ファイバーからギガビット・イーサネットへの代替
・ビデオ配信装置、画像転送装置などへの通信機能の組込
etc

使用例

・各種FA機器へのデータ転送使用例FA機器

・監視カメラのインターフェース使用例監視カメラ

・光ファイバーからギガビット・イーサネットへの代替使用例光ファイバー

ページの先頭へ

仕様概要

分類		概要	備考
ARP		ARP Request/ARP Replyに対応 Mac 学習 4 エントリー
ICMP		Echo Replyに対応
IP		IPv4ヘッダーのチェック／生成	フラグメント非対応
TCP	同時セッション数	1セッション	受託によるカスタマイズにより2セッション以上にも対応可能
	コネクション確立手順	Active Open/Passive Openに対応
	セグメントサイズ	受信：4Byte単位の任意のサイズ（最大 1500Byte）送信：256Byte，512Byte，1024Byteのいずれか
UDP		4Byte固定長データの受信機能あり
データ転送性能		送受信：900Mbps以上
FPGA	対応デバイス	ALTERA社 Stratix，Stratix II	Stratix IIでFittingを行った結果ですなお、Cycloneファミリーにも近日対応予定です
FPGA	リソース	Logic Element：約11,400 M512s： 0 M4Ks： 68 M-RAMs： 2	Stratix IIでFittingを行った結果ですなお、Cycloneファミリーにも近日対応予定です