IPコアギガビットイーサネットMACコア Gigabit Ethernet MAC Core

アルテラ専用IPコア Gigabit Ethernet MAC Core

Gigabit Ethernet MAC Coreは、ギガビットイーサネットのMACコア（ IP Core ： IPコア）です。
Gigabit Ethernet MAC Coreは、FPGAに実装するHDL言語で記述されたマクロです。
FPGAとは、Field Programable Gate Arrayの略称で、ハードウェア・デバイスです。
IPとは、Intellectual Property（知的財産）の略称です。

特長

IEEE802.3-2002 Edition準拠
IEEE802.3MAC機能を実現し、10Mbps/100Mbps/1000Mbps、Full/Half Duplexの全モードに対応しています。
アルテラ社（Altera Corporation）との連携
アルテラ社（Altera Corporation）との協力により、アルテラ社（Altera Corporation）提供FPGA開発ツール（QuartusII、MegaWizard、SOPC Builder）から初期設定および開発関連データの生成が可能です。
安心で充実したサポート
国内通信システム開発メーカーによる日本語ドキュメント、および日本語での安心サポートを提供します。
品質保証を実現するための付加機能
ユーザインターフェースにはアルテラ共通バスを使用し、アルテラ専用IP-COREとのグルーレスな接続が可能です。また、ユーザ制御クロックは指定範囲内のクロック周波数（25MHz～125MHz）であればどの周波数でも使用可能で、バッファオーバフロー、アンダーフロー発生時にも自己復旧可能な保護回路を実装しています。

システム構成例

1000BASE-Tインターフェースを構成する場合、10BASE-T/100BASE-TXインターフェースを構成する場合の2つのシステム構成例を示します。システム構成においてPHYデバイスとFPGAデバイスが必要で、FPGA内にGigabit Ethernet MAC Coreを実装します。PHYとFPGA間に1000BASE-TではGMIIインターフェースを使用し、10BASE-T/100BASE-TXでは MIIインターフェースを使用します。

FPGA内にGigabit Ethernet MAC Coreを実装したシステム構成図

ページの先頭へ

仕様概要

分類		概要	備考
Speed Mode		10/100/1000Mbps
Duplex Mode		Full/Half Duplex	Half Duplex制御機能あり
PHY インターフェース		GMII/MII
フレームサイズ		64octets から 16383octets	Jumbo Frameをサポート
FCS 生成／チェック		送信時に自動付与、受信時にチェックを行い、エラーを通知
Flow Control		802.3x 準拠のPause Frameの送信制御
フィルタリング		SA Field/DA Fild/Type Fieldの判別
統計情報収集機能		統計情報をパルス信号で通知
FPGA	対応デバイス	ALTERA社 Stratix、Stratix II、Stratix GX、Stratix II GX、Cyclone、Cyclone II
FPGA	リソース	Stratix II/（Cyclone II) Logic Elements ：約3,900 / （約4,100) M512s ： 4 / (-) M4Ks ： 7 / (10) M-RAMs ： 0 / (-)	Stratix II/(Cyclone II)に対し標準的なバッファ割り当てにてFittingを行った結果です