

■ 低電力技術に対応した LSI 内蔵 SRAM の開発

90nm/65nm 世代以降、低電力技術の重要度が増してきている。

プロセスの微細化による LSI のサイズ縮小と電源電圧の低下だけでは、大規模化する LSI の消費電力を満足するレベルに下げることが困難になっているためである。

消費電力は、LSI の動作に伴う動作電力と LSI の動作には関係ないリーク電力の合計である。動作電力は、LSI の動作にまったく寄与しないリーク電流による消費電力で、電源電圧を印加していれば、動作しなくても発生する。

図 1 は高性能マイクロプロセッサの動作周波数当りの動作電力とリーク電力の推移を示している。動作周波数当りの動作電力は、素子数の増加と周波数の増加に対し、プロセスの微細化と電源電圧の低下によって低減されてきたが、近年はその効果も十分ではなくなってきた。

一方で微細化に起因するリーク電力が増加しており、全体の消費電力に占める割合が大きくなってきている。

今後も、プロセスの微細化と LSI の大規模化を進めていくには、消費電力の増加を抑える手段が必要であり、動作電力とリーク電力のそれぞれに対する低電力技術が注目されている。これらの低電力技術に対応した、LSI に内蔵する SRAM を開発したので紹介する。

小澤 敬(おざわ たかし) テクノロジ開発統括部 第3開発部
1987年富士通 VLSI 入社。以来、LSI 内蔵 SRAM の開発に従事。