



ATMにおけるCBR伝送技術

CBR Transmission Technology for ATM

油井 務^{*1}
Yui Tsutomu

滝澤 基行^{*1}
Takizawa Motoyuki

島崎 陽介^{*1}
Shimazaki Yousuke

井口 勝也^{*2}
Inokuchi Katsuya

あらまし

音声，映像のデジタル化，光ファイバなどの技術の進展によって，マルチメディア通信が可能となり，これを支えるバックボーンとして，ATM（Asynchronous Transfer Mode）技術を用いた高速，広帯域ネットワークが現実のものとなってきている。

そこで，ATMの基本技術確立を目指し，AAL（ATM Adaptation Layer）1をベースとして，CLAD（Cell assembly/disassembly），ATM-SWにより構成されるATM伝送装置の試作・評価を行った。

Abstract

As a result of digitization of audio and video and technology evolutions such as optical fiber, multi-media network communications are now possible, and with the use of ATM-based technology as a backbone, a high speed, wide area network becomes reality.

Aiming at the establishment of technology foundations, ATM transmission device made of CLAD and ATM-SW based upon AAL1, has been manufactured on an experimental basis and evaluated here.

* 1 (株)富士通電装アール・アンド・ディー 先行開発部

* 2 通信ネットワーク事業部 第1統括部 機器設計部

1. ま え が き

ATM (Asynchronous Transfer Mode)^{注1)}では、非同期でセル多重を行うことによって、同一回線上に低速度から高速広帯域の通信を同時に収容し、通信中であってもその利用帯域を自由に可変できるため、回線使用率を向上させることが可能である。

また、収容される情報が多種多様であるため、リアルタイム性や保証帯域の観点から、サービスクラスを設けることによって、更なる回線の収容効率向上が図られている。

そこで、多くのATMネットワークで提供されているCBR (Constant Bit Rate)^{注2)}伝送機能の実現を第一ステップとして試作機を開発した。

2. 試作機の概要

2.1 概要

試作機では、ATM系インタフェースとして150MIF、端末系インタフェースとして2MIFを設け、その間にセルのルーティング機能を有するSW部を設けた。

150MIF盤はSTM (Synchronous Transfer Module)^{注3)}-1を終端し、セル同期、HEC (Header Error Control)^{注4)}生成といった伝送コンバージョン・サブレイヤ処理を行った後、ATM Forum準拠のUTOPIA (Universal Test & Operations Interface for ATM)^{注5)}レベル2を介して、SW部とセルの授受を行うATMの物理インタフェース機能がある。

2MIF盤は、TTC 2Mインタフェースを終端し、任意の音声4チャンネルをそれぞれセル化/デセル化する。その後、UTOPIAレベル2を介して、SW部とセルの授受を行う。

また、セルの揺らぎ吸収用としてバッファ量を設定可能なセルバッファを有しており、このようなATMネットワーク上で専用線のようにパスを提供

するCES (Circuit Emulation Service)^{注7)}機能がある。

SW部は、IF盤からのセル情報をUTOPIAレベル2を介して取り込み、セルのヘッダ部を行き先のアドレスに付替えるアドレス変換機能、契約帯域の監視を行うUPC (Usage Parameter Control)^{注8)}機能、CBRのセル流をスケジューリングするためのキューイング機能、および入出力バッファ型スイッチ機能がある。スイッチング容量は、1.2Gビット/秒を実現している。

また、監視制御部ではネットワークの故障管理として、警報転送、導通試験、ループバック用OAM (Operations Administration and Maintenance)^{注9)}セルの検出・発出機能がある。

2.2 主要諸元

表1に、主要諸元を示す。

2.3 構成図

図1に、試作機の主信号系構成図を示す。

150MIF盤と2MIF盤はピンコンパチビリティな構成であり、SW1盤1パッケージあたり最大4パッケージまで搭載可能である。

3. ATMコア技術の実現

以下に、ATMのレイヤごとに実現したコア技術を示す。

表1 主要諸元

項目	内容
スイッチング容量	1.2Gビット/秒
スイッチング方式	入出力バッファ型
コネクション数	16kVC
コネクション方式	PVC
パス単位	VP単位
サービスクラス	CBR
AALタイプ	AAL1(非構造型データ転送法)
高速側インタフェース	150MIF x 4
低速側インタフェース	2MIF(音声64kビット/秒 x 4CH) x 4または150MIF x 4
監視制御インタフェース	25Mビット/秒制御パス構成
クロックインタフェース	64K + 8Kコンビネーションクロック

PVC (Permanent Virtual Connection): 固定的接続のバーチャル・コネクション。

注1) 非同期転送モード。

注2) 一定ビットレートで、固定的に帯域を割り当てる。リアルタイム性が重視される音声、動画用。

注3) 同期転送モード。

注4) セル同期、およびセルヘッダのエラーチェックに使用する1バイトの情報。

注5) ATM層と物理層の間のインタフェース規定。

注6) The Telecommunication Technology Committee (電信電話技術委員会)。

注7) ATMネットワーク上で専用線のようにパスを提供すること。

注8) コネクション上を流れるトラフィックが、契約どおりか否かを監視する機能。

注9) 特別なATMセルで実行される種々のネットワーク管理機能。




図1 主信号系構成図

3.1 ATMアダプテーションレイヤ

1) CLAD機能

CBR伝送で標準的に使用されるセルフォーマットはAAL (ATM Adaptation Layer) 1であるため、ATMセルのペイロード部の組立方式に非構造化方式を採用した。

これはフレーム構造等の先頭を示すポインタを持たないフォーマットであり、FPGA (Field Programable Gate Array) で実現した。

3.2 ATMレイヤ

1) アドレス変換機能

ATMクロスコネク機能を実現するために、通信経路を示すルーティングビットの付替えが必要である。伝送路IFの実装位置を示すパッケージID、VPI (Virtual Path Identifier)、VCI (Virtual Channel Identifier) の三つのルーティングビットについて、最大16kコネクションのアドレス変換を可能とする方式を採用した。

2) ユーザ帯域の監視機能 (UPC)

契約帯域を違反したセルの流入はトラフィックに影響を及ぼすため、ほかのネットワーク使用者




図2 GCRAの動作

に対する品質を劣化させる恐れがある。

このユーザの契約帯域を監視するためのアルゴリズムとして、セル間隔の監視を行うGCRA (Generic Cell Rate Algorithm) 機能をもつ方式を採用した。

違反したセルについては、廃棄または優先度を下げするためのタギングのいずれかを選択可能にした。

違反セルの処理においても、できる限りセルを通過させるために、タギングが選択された場合でも、優先度の高いCLP (Cell Loss Priority) = 0

注10) Cell assembly/disassembly : 既存の通信プロトコルのデータや音声などをATMセルのフォーマットに、組立/分解すること。

注11) ATMセルのペイロード部を組立てる方式一つで、セル損失にも遅延にも敏感なアプリケーションに利用される。

注12) 回路をプログラムによって生成できるゲート・アレイ。

注13) パーチャルパス識別子。セルがルーティングされるパーチャルパスを示す。

注14) パーチャルチャネル識別子。セルがルーティングされるパーチャルチャネルを示す。

注15) トラフィックを監視する適合試験のためのアルゴリズム。

注16) セル損失優先表示。

のセルをCLP= 1 とタギングして通過させ、優先度の低いCLP= 1 のセルは廃棄するという優先制御機能がある方式を採用した。

図2に、GCRAの動作を示す。

3) サービスクラスの優先制御

複数のサービスクラスを収容する場合に、優先順位の高い順 (CBR>VBR>UBR) にセル出力を行うためのキューイング機能がある。

CBR伝送では、すべての接続が同じ優先権を持っているため、それぞれの契約帯域の比によってキューイングを行っている。

4) スイッチ方式

遅延時間の低減とスループットを向上させるために、SW部と回線を分離してスイッチの内部速度を高速化した入出力バッファ型スイッチ機能がある方式を採用した。

5) 監視制御機能 (OAM)

保守用のオペレーション情報として、OAMセル (警報転送セル、導通試験セルおよびループバックセル) の転送によるエンド・エンドの監視制御がある方式を採用した。

図3に、OAMセルの転送図を示す。

3.3 物理レイヤ

1) 物理媒体依存サブレイヤ

ATM Forum準拠の155.52Mビット/秒のUNIインタフェースを実現できる光モジュールを採用した。

2) 伝送コンバージェンス・サブレイヤ

STM-1へ乗り入れるために、セル同期、ヘッダ誤り制御、セル流速度整合の機能がある方式を採用した。

4. UTOPIA補正回路

4.1 UTOPIAの特長

試作機ではバックボード上の各パッケージ間接続にUTOPIAレベル2インタフェースを採用した。

16ビット幅データ・データ転送速度50MHz、N対1接続で最大622Mビット/秒までのインタフェースに対応することが可能である。

注17) Variable Bit Rate : 保証帯域を割当て、データ量によって伝送帯域を変えられる。可変レート動画や音声用。

注18) Unspecified Bit Rate : データ量によって伝送帯域を変えられるが、帯域の保証はない。




図3 OAMセルの転送図

しかし、N対1接続のUTOPIAではマスタ側からのポーリングに対し、スレーブ側は次のクロックまでに応答する必要がある。しかし、マスタスレーブ間の配線長を伸ばしたりバッファなどを挟んだりすると、マスタ側がスレーブからの応答を正常に取り込めなくなってしまうため、信号授受をバックボード経由で行う場合には不向きといえる。

このようなUTOPIAをバックボード上で使用するために情報保持回路によるUTOPIAの拡張を実現した。

4.2 UTOPIA拡張機能の実現方法

マスタ側デバイスとスレーブ側のPHY (PHYsical Layer Protocol) デバイス間に情報保持用の回路を入れる。この情報保持部でスレーブ側の各PHYからの応答情報を保持する。

図4に、情報保持部を使ったUTOPIAによるパッケージ間接続図を示す。

図中のスレーブ側デバイスがマスタ側デバイスや情報保持部と離れていたとしても、マスタ側デバイ

注19) ATMレイヤに対し、物理的な伝送路を提供するためのプロトコル。




図4 パッケージ間接続図

スと情報保持部の配線長が十分に短ければ、マスタ側からのポーリングに対して即座に情報保持部から応答することができる。

図5に、情報保持部を使用した際のUTOPIAのデータ転送手順を示す。

情報保持部では初期値で「データ転送不可」という情報を持ち、マスタ側からのポーリングによって即時に応答する。その後、スレーブ側からくる応答を保持し、次のポーリングの時にはその保持した情報を基にマスタ側へ応答する。

これによって、配線長等の理由でスレーブ側からマスタ側への応答が遅延してしまう場合であっても、情報保持部から即時に応答することができる。

以上の機能を使うことによって、UTOPIAによるパッケージ間接続を実現している。

なお、物理レイヤからATMレイヤ、ATMレイヤから物理レイヤの双方向のUTOPIAにおいても、同じアルゴリズムを採用している。

5. 活線挿抜対策

試作機では、バックボード上のパッケージ間接続をN対1のUTOPIAレベル2（バス構成）で行うため、各パッケージに活線挿抜対策を施した。

具体的には、素子破壊、突入電流防止対策として、従来用いられている高密度コネクタ、電流防止回路、ノイズフィルタ等の対策を施している。

また、UTOPIAのバッファには、内蔵の電源電圧監視機能によってパワーアップ、パワーダウン・サイクル時、I/Oがハイインピーダンスに保持されるデバイスを採用した。




図5 UTOPIAデータ転送手順

以上の対策によって、UTOPIAの活線挿抜を実現した。

6. セル転送遅延

CBR伝送における、^{注20)}QoS (Quality of Service) パラメータとして^{注21)}CTD (Cell Transfer Delay) がある。

従来のSDH伝送におけるクロスコネクタ装置の遅延は最大 $125 \mu s \times n$ (n : 整数倍) と考えられるが、ATMクロスコネクタではタイムスロットという概念はなく、非同期にセル単位で処理するため、数十 μs 程度に抑えることができるというメリットがある。

ATMクロスコネクタのセル転送遅延は、内部処理を行うための固定遅延量と、バッファでの待ち合わせによって生じる変動遅延量の合計である。変動遅延は回線の収容率に依存し、収容率が95%を越えた辺りから急激に劣化し始める。

注20) コネクションのサービス品質。

注21) セル転送遅延。




図6 セル転送遅延特性

試作機の特性も、これと同じ傾向であることを確認した。

図6に、試作機における収容率と平均遅延時間の関係を示す。

7. む す び

本開発では、CBR伝送機能の実現を目標として開発を進めてきた。

今後は、ギャランティ型サービス（保証タイプ）のVBR（可変伝送速度）伝送とベストエフォート型サービス（非保証）のUBR（無指定伝送速度）伝送に取り組む予定である。CBR、VBR、UBRといった各サービスを混在した場合のQoSパラメータ（セル転送遅延、セル損失率、セルの揺らぎ等）

の評価を行って、製品への適用を図りたい。

最後に、本試作機の開発にあたってご指導、ご協力いただいた関係各位に謝意を表します。

参考文献

- 1) 日本電信電話株式会社：ATM専用線サービスの技術参考資料，(財)電気通信協会，1999，第2版．
- 2) マルティメディア通信研究会：標準ATM教科書，アスキー出版局，1996，第1版．
- 3) JohoA．Chiong：ATMプロトコル徹底解説，日経BP社，1998，第1版．



[開発者] 左から，井口，油井，島崎，滝澤