このコンテンツについて

English

プレスリリース

2011年12月7日
富士通セミコンダクター株式会社
SuVolta, Inc.

富士通セミコンダクターとSuVolta、SRAM動作を約0.4Vの超低電圧で実現

富士通セミコンダクター株式会社（本社：神奈川県横浜市、代表取締役社長：岡田晴基、以下、富士通セミコンダクター）とSuVolta, Inc.（本社：米国カリフォルニア州、CEO兼社長：Bruce McWilliams、以下、SuVolta）は、SuVoltaの“パワーシュリンク技術^(注1)”と富士通セミコンダクターの“低消費電力プロセステクノロジー”により、電源電圧が0.425Vという極めて低い電圧でSRAMを動作させることに成功しました。この両社の技術により、ICの消費電力を低減することができ、将来的には、超低消費電力製品（エコ製品）を提供することができます。詳細技術については、12月5日から7日まで米国ワシントンDCで開催される「IEDM（International Electron Devices Meeting）2011」学会にて報告されます。

携帯機器からサーバー、ネットワーク関連機器にいたる幅広い機器において、消費電力を抑えることは重要課題の一つになっています。低消費電力化への最大の要因は電源電圧で、130nmテクノロジーまでは定常的に電源電圧の低減がなされてきました。それ以降、28nmテクノロジーにいたるまで、1V近傍のまま低減されていません。電源電圧の低減を阻む最大の要因の一つは、組込み型SRAMの動作電圧です。

SuVoltaの“パワーシュリンク技術”の一つであるDDCトランジスタ^(注2)と、富士通セミコンダクターの高度なプロセス技術を組み合わせることにより、両社はトランジスタのしきい値電圧の“ばらつき”を従来の約半分に低減し、576キロビット（以下、Kb）の組込みSRAMで約0.4Vという極めて低い電源電圧での動作確認に成功しました。本技術は、システムLSIに用いられている既存の設計資産や既存装置などをそのまま活用することができます。

背景

微細化に沿ってCMOS回路の電源電圧は1V程度まで下げることができましたが、この電源電圧の低減の流れは130nmテクノロジーまでで、それ以降の28nmテクノロジーにいたるまで電源電圧を1V以下に下げることができませんでした。動作時の消費電力は電源電圧の2乗に比例するため、消費電力削減はCMOS回路における重要な課題となっています。電源電圧の低減が130nmテクノロジーで停滞したのは、RDF（Random Dopant Fluctuation）を含むいくつかのばらつき要因が存在するためです。RDFとは、不純物原子の位置と密度のランダムな揺らぎのことで、これによりトランジスタのしきい値電圧に“ばらつき”が大きく生じます。

極薄膜SOI（Silicon on Insulator）トランジスタとフィン型トランジスタ構造により、RDFを劇的に改善できると報告されていますが、構造的に複雑であり、既存の設計資産や製造資産を利用することが困難と考えられました。

SuVoltaの DDCトランジスタ構造

図1．DDCトランジスタの断面TEM写真

図1．DDCトランジスタの断面TEM写真

図1.に、富士通セミコンダクターの低電力CMOS回路用プロセス技術を用いて製造した、SuVoltaのDDCトランジスタ構造の断面TEM（Transmission Electron Microscope）写真を示します。DDCトランジスタは、既存のトランジスタと同様にシリコン基板上に形成されます。

組込みSRAMによる電源電圧の低下と歩留まり

図2．576Kb組込みSRAMの歩留まりの電源電圧依存推移

図2．576Kb組込みSRAMの歩留まりの
電源電圧依存推移

富士通セミコンダクターとSuVoltaは、DDCトランジスタにより、組込みSRAMが0.425Vでも動作することを実証しました。図2.に、その結果を示します。大半の製品における電源電圧の下限は、組込みSRAMの安定動作により決まるため、さまざまなCMOS回路を搭載した製品でも0.4V近傍で動作することを実証したことになります。

図2.は、576Kbの組込みSRAMの歩留まりを電源電圧の関数として示したものです。歩留まりは、576Kbすべてが動作した組込みSRAM数から歩留まりを計算しています。

商標について

記載されている製品名などの固有名詞は、各社の商標または登録商標です。

添付資料

Advanced Channel Engineering Achieving Aggressive Reduction of V_T Variation for Ultra-Low-Power Applications （英語）

Paper (614KB)
Presentation (2,612KB)

注釈

注1 パワーシュリンク技術:: SuVoltaの開発した消費電力低減技術全般の総称であり、後述する DDCトランジスタとこれを効果的に使用する回路などを含みます。
注2 DDCトランジスタ:: Deeply Depleted Channel transistor
シリコン基板上に複数の不純物層を含み構成することを特徴とします。