2009年9月21日
「SoC設計ソリューション」の製品＆サービスは 、富士通マイクロエレクトロニクス株式会社へ統合化しました。
検証期間の短縮
人手によるテストパターン作成では工数がかかり、限られた検証しか行えない。
IPの品質向上
導入前は、どこまで検証できたのかを計測する手段がなかったため試作後に不具合が発生し手戻りが多かった。
| GUI | テストパターンの自動発生制約の設定。 |
|---|---|
| Dummy CPU Model またはDevice Model | 送受信データをランダム発生。 |
| Compare Monitor | 送受信データの正当性をチェック。エラーが発生時はGUI上にエラー内容の表示。 |
| CPU | UltlaSPARC-II (450MHz x 4) |
|---|---|
| 実装メモリ | 4GB |
| SWAPメモリ | 4GB |
| Disk容量 | 18.2GB |
| OS | Solaris7 |
- カバレッジ率 100%を満たすまで検証するため品質保証ができた。
- 短期間で検証環境構築が行えるため検証そのものに比重を置くことができた。
- 従来の方法では検出不可能なコーナーケースバグの検出ができた。
| カバレッジ | 検証構築期間 | 検証期間比 | |||
|---|---|---|---|---|---|
| コード | FSM | 機能 | |||
| 従来（人手） | 80% | 75% | 95% | 2～3ヶ月 | 1 |
| IP-Vkit | 100% | 100% | 100% | 約1週間 | 0.5 |
本製品・サービスに関するお問い合わせ
- 本ページに記載されている会社名・製品名等は、各社の商標または登録商標です。