富士通LSIテクノロジ

VirPROS® - Virtual PROtotyping Solution
検証キット IP-Vkit
USB1.1 マクロ検証事例 - ランダム入力パターンとアサーションによるUSB1.1マクロのRTL検証にてコーナーケースバグを検出!!

導入目的

検証期間の短縮
人手によるテストパターン作成では工数がかかり、限られた検証しか行えない。

IPの品質向上
導入前は、どこまで検証できたのかを計測する手段がなかったため試作後に不具合が発生し手戻りが多かった。

システム構成

システム構成
GUI テストパターンの自動発生制約の設定。
Dummy CPU Model またはDevice Model 送受信データをランダム発生。
Compare Monitor 送受信データの正当性をチェック。エラーが発生時はGUI上にエラー内容の表示。

動作環境

CPU UltlaSPARC-II (450MHz x 4)
実装メモリ 4GB
SWAPメモリ 4GB
Disk容量 18.2GB
OS Solaris7
導入による効果

  • カバレッジ率 100%を満たすまで検証するため品質保証ができた。
  • 短期間で検証環境構築が行えるため検証そのものに比重を置くことができた。
  • 従来の方法では検出不可能なコーナーケースバグの検出ができた。
カバレッジ 検証構築期間 検証期間比
コード FSM 機能
従来(人手) 80% 75% 95% 2~3ヶ月 1
IP-Vkit 100% 100% 100% 約1週間 0.5
お問い合わせ
富士通LSIテクノロジ株式会社 ビジネス推進部 第一ビジネス推進部
〒213-0012 神奈川県川崎市高津区坂戸3-2-1 KSP R&Dビル
Tel : 044-812-8048 / Fax : 044-812-8066
E-mail : flt-soc-sales@cs.jp.fujitsu.com
  • 本ページに記載されている会社名・製品名等は、各社の商標または登録商標です。