

VirPROS[®]

SoC設計/検証ソリューション

SoC (System on Chip) 開発においては、設計工数の50~80%が検証に費やされるという検証工数の増大、下流工程からの手戻りによるビジネスチャンスの喪失が大きな問題となっています。上流設計手法としてソフトウェア・フロントローディング手法をサポートするSoC設計/検証ソリューション VirPROS[®] は、SoC開発における各設計フェーズについて最適な検証方法を採用し、システム設計からプロトタイピングまで一貫した検証戦略 <何を(検証項目)、如何に(検証手法)、どこまで(検証カバレッジ)検証するか> に基づいて、開発期間短縮、設計品質向上を実現するソリューションを提供します。

仮想プロトタイプ環境

VirPROS (Virtual PROotyping Solution) は、実際のシステムを製作する前に、仮想環境でシステムの検証を行うための様々なソリューションを提供することから命名されました。

検証に関する悩みを解決

システム開発者の検証に関する次のような悩みを解決します。


- 検証手番の長期化
 - ・検証手法/ツール/機器の評価、導入手番
 - ・テストベンチの作成手番
 - ・検証モデルの開発手番
 - ・検証作業手番
- 下流工程からの手戻り
 - ・性能、機能不足による手戻り
 - ・HW/SW仕様の不整合による手戻り
 - ・検証項目、カバレッジ不十分による手戻り
- 検証コストの高騰
 - ・検証システムの導入コスト
 - ・検証作業コスト
 - ・SoCの改版コスト

開発期間短縮を設計品質向上

何を(検証項目)、如何に(検証手法)、どこまで(検証カバレッジ)検証するかという検証戦略に基づいたソリューションを提案し、開発期間短縮と設計品質向上を実現します。




ソリューションの提供
VirPROS



**開発期間短縮
設計品質向上**


ソフトウェア・フロントローディング手法をサポート

VirPROSでは、開発の初期(フロント)で負荷(ロード)を集中的にかけ、後工程で発生する問題をできるだけ前工程で洗い出して手戻りを減らすフロントローディング手法をSoCの開発にあてはめ、開発フローの上流の仮想環境下で検証に注力し、トータル開発期間の短縮を実現する手法を提案しています。従来のSoCの開発では後工程であったソフトウェア設計を前工程にシフトさせることから、「ソフトウェア・フロントローディング手法」と呼んでいます。



一発完動を実現するV字プロセス

SoCの開発プロセスにおいてそれぞれの目的に応じた検証の実施を提唱いたします。また、前工程の検証で得られた期待値を後工程検証へリユースすることによりSoCの一発完動を実現します。開発プロセスに対応して、検証プロセスがVのラインを描き、「一発完動を実現するV字検証プロセス」と呼んでいます。



ソフトウェア先行検証サービス

実機を超える驚異的なシミュレーション速度を実現するソフトウェア先行検証環境「ISSレスフレームワーク」を提供します。仮想ハードウェア環境下で、組込みソフトの開発・デバッグを可能とし、ハードウェア完成前の早期段階から、より完成度の高いソフトウェア先行開発が行えます。マルチCPUに対応し、複雑さを増す車載電子制御系や車載ネットワーク系の分野で効果を発揮します。

上流検証サービス (機能・性能検証)

システムレベル設計において、アーキテクチャ探索(ソフトウェア/ハードウェアのマッピング)を定量化し、アーキテクチャ決定後、すぐにソフトウェアとハードウェアの同時開発を可能とするESL(Electronic System Level)検証サービスを提供します。

シミュレーション検証サービス

設計データや調達IPに対して機能仕様との一致検証を網羅的に行い、RTLの品質向上と障害による手戻り削減を実現します。当社の検証専任者が最新検証技術を導入し、コンサルティングから検証環境構築、検証作業までシミュレーションによる論理機能検証全般を受託します。

エミュレーション検証サービス


ハードウェア・アクセラレーター/エミュレータを用いた高速なシステム検証環境を提供し、検証期間の短縮を図ります。画像系など、シミュレーション時間が長大化しているアプリケーション検証で効果を発揮します。(ゲート規模: ~32Mゲート 速度比: RTLシミュレーションの500~1000倍高速)
実践経験豊富な専任技術者が、短期間で検証環境構築を行いますので、検証を効率よく進めることができます。

プロトタイプ検証サービス

プリント基板にFPGAを搭載したプロトタイプ環境を提供します。シミュレーターやエミュレータに比べ、実機相当の処理速度を実現します。
ASIC向けIP検証ボードやカスタムボードの製造、EDAベンダー提供の汎用FPGAボードと連携したプロトタイプ環境の構築など、開発フェーズに合わせたトータルなプロトタイプ環境をサポートします。

◆AXI接続DMAコントローラー機能検証(シミュレーション検証)


検証項目数 : 4,000 (アサーション)
シミュレーション走行数 : 60,000回以上 (ランダムパターン)
検証期間 : 検証環境構築を含め2.5ヶ月
不具合検出数 : 10件



シミュレーションセンター

◆ARM9搭載画像処理LSIのシステム検証(エミュレーション検証)

規模 : 1.6Mゲート、画像データ60本
検証時間 : トータル40分(シミュレーション130時間に相当)
ES1で完動



エミュレーションセンター

富士通 L S I テクノロジ株式会社

第一ビジネス推進部
〒213-0012 神奈川県川崎市高津区坂戸3-2-1
K S P R & D ビル
TEL.044-812-8048 (直通) FAX.044-812-8066
<http://jp.fujitsu.com/flt/>
flt-soc-sales@cs.jp.fujitsu.com