RTLNAVI（RTL解析支援ツール）
特長

設計の不具合摘出で即効性を発揮、コスト効果に優れた方法

• 論理合成、論理SIMに先立ち、悪影響を及ぼす記述を高速に事前摘出
• RTL記述と簡単なスクリプトだけ、制約条件やテストパターンなど面倒な準備は不要

強力な品質評価と回路構造解析で設計者を強力に支援

• メガゲート規模のFPGAからASICまで数百品種での適用実績
• 記述スタイルから論理合成後の回路構造の予測までRTL品質を確実に評価
• 論理設計～インプリメント設計まで広範囲な設計工程を支援
  
  • 論理設計では、品質確保と最適な回路分割
  • インプリメント設計では、回路構造の把握とツールスクリプト生成等の回路情報に活用
• STARC「設計スタイルガイド」にそった品質チェック、IPのリユーザビリティを確保

導入が容易

• インプリメント設計工程のEDAツールに依存せず、設計フローに容易に導入可能
• ワンライセンスでVerliog-HDLとVHDL両言語の混在設計を解析
• 業界標準スクリプト言語のtclでチェック～回路トレースまで強力にカスタマイズ