「第10回半導体パッケージング技術展」出展のご案内

<出展内容>

バンプ/パッケージ組立/パッケージテストを一貫して受託する事が可能なトータルサブコントラクターとして、組立技術(金ボールバンプを用いたFC接続、SiP等、高機能パッケージを含む)・テスト技術のご紹介を行ないます。参考出展として株式会社富士通研究所・富士通マイクロエレクトロニクス株式会社にて開発しております、高速伝送技術・微細低応力接続技術・リペアラブル接続技術もご紹介予定です。又、今回もブース内にプレゼンスペースを確保し、展示内容に関するミニプレゼンテーションプログラムを実施致します。

【ミニプレゼンテーションプログラム】
開始時間
第1回11時15分～SiPテクノロジー1
第2回11時50分～SiPテクノロジー2
第3回12時25分～ウェーハバンピングテクノロジー
第4回13時0分～Low-k ウェーハの加工技術
第5回13時35分～テストサービス
第6回14時10分～SiPテクノロジー1
第7回14時45分～SiPテクノロジー2
第8回15時20分～ウェーハバンピングテクノロジー
第9回15時55分～Low-k ウェーハの加工技術
第10回16時30分～テストサービス
注)1月30日は、展示会が17時0分終了の為、プログラム第10回は実施致しません。

パネルの説明要員として、エンジニアを常時配置致しました。お客様の技術的お問合せにもその場で回答可能となっておりますので、是非とも弊社ブースへお立ち寄り頂けます様、皆様のご来場を心よりお待ちしております。