「第9回半導体パッケージング技術展」出展のご案内
開催日時：2008年1月16日(水曜日)～18日(金曜日)10時～18時(18日のみ17時終了)
会場：東京ビッグサイト
展示ブース：東2ホール サブコントラクターゾーン
<出展内容>
Bumping/パッケージ組立/パッケージテストを一貫して受託する事が可能なトータルサブコントラクターとして、組立技術・テスト技術の紹介を行ないます。 参考出展として、富士通株式会社にて開発しております部品内蔵基板を使用したSiP技術・微細低応力接続技術も紹介予定です。 また、今回初めての取組みとして、ブース内にプレゼンスペースを確保し、展示内容に関するミニプレゼンテーションプログラムを実施致します。
【ミニプレゼンテーションプログラム】
| 10時50分～ | 当社サブコンビジネス |
| 11時30分～ | テストサービス |
| 12時10分～ | SiPテクノロジー |
| 13時～ | シミュレーション技術を用いたSiP |
| 13時40分～ | バンピングテクノロジー |
| 14時20分～ | 先端Low-k ウェーハの加工技術 |
| 15時～ | 切削平坦化技術を応用した次世代実装 |
| 15時40分～ | バンピングテクノロジー |
パネルの説明要員として、エンジニアを常時配置致しました。お客様の技術的お問合せにもその場で回答可能となっておりますので、是非とも弊社ブースへお立ち寄り頂けます様、皆様のご来場を心よりお待ちしております。