DDRメモリI/Fのボード設計へのシミュレーション適用の勘所

電気CAEセミナー「高速ボード設計におけるシミュレーション活用の実際」にて講演

2006年8月24日、9月6日にそれぞれ東京、大阪にて開催されました電気CAEセミナー「高速ボード設計におけるシミュレーション活用の実際」（富士通株式会社 PLM事業部主催）にて、当社の設計技術者がDDRメモリI/Fのボード設計へのシミュレーション適用について講演を行いました。

DDRメモリインターフェース回路は、DDR／DDR2と、クロックの高速化によりデータ確定期間が減少し、ボードでのタイミング設計が厳しさを増し、基板製造前のシミュレーション検証が必須となってきています。
講演では、DDRメモリインターフェース回路のタイミング設計におけるシミュレーター活用・検証のポイントについて、具体的な事例を交えて紹介しました。

シミュレーション・サービス

DDRメモリI/Fのボード設計・解析支援サービス

富士通（株）PLM事業部では、富士通の伝送線路解析解析システム（SignalAdviser、SIGAL）を使用し、お客様設計基板における基板設計におけるDDRメモリI/Fの設計支援サービスを行っております。当社もソリューションパートナーとして協力しています。

サービス内容
Pre解析	オンサイトレクチャー E-mailでの質疑回答オンサイトレビュー	レイアウト設計の前段階に、波形・タイミングが最適となるトポロジの検討を実施し、配線条件を作成します。
レイアウト設計中の支援	オンサイトレビュー	実設計データをもとに必要に応じて配線条件の見直しを行い、最適な条件導出のアドバイスします。
Post解析（受託）	解析ライブラリ作成解析実施結果レポート作成分析と改善案コメント	レイアウト設計後にクロストークノイズを考慮した波形およびタイミングを解析します。また問題が見つかった場合には改善案をご提示します。