Lattice Semiconductor Corporation
低価格型 FPGA製品
Lattice ECP2M FPGA
概要
- 富士通のCS100A 90nmテクノロジーで製造され、高コスト/高性能FPGAだけで可能であった特長と機能を統合させ、低コストFPGAを生かすアプリケーションの幅を広げる
特徴
- 大量所要、低コスト・アプリケーション用に最適
- 3.125Gbps組込SERDES：PCIエクスプレス、イーサネット（1GbEとSGMII）及びその他複数の標準をサポート
- sysDSPブロック：高性能乗算、加算、減算と累算
- 高性能sysI/O:DDR1/2, SPI4.2や汎用ADCのようなインターフェースの実装を簡素化
- コストの厳しいマーケット、コンシューマ、車載用途、医療及び産業、ネットワークとコンピューティングにおける様々なアプリケーションに最適
| ラティスECP2M | |||||
| デバイス | ECP2M-20 | ECP2M-35 | ECP2M-50 | ECP2M-70 | ECP2M-100 |
| LUT（K） | 19 | 34 | 48 | 67 | 95 |
| sysMEMブロック数（18kb） | 66 | 114 | 225 | 246 | 288 |
| Max.Distributed Memory （分散メモリ）（K bits） |
41 | 71 | 101 | 145 | 202 |
| Embedded SRAM （組み込ブロックメモリ）（K bits） |
1217 | 2101 | 4147 | 4534 | 5308 |
| sysDSP ブロック | 6 | 8 | 22 | 24 | 42 |
18 18 乗算器
|
24 | 32 | 88 | 96 | 168 |
| GPLL+SPLL+DLL | 2+6+2 | 2+6+2 | 2+6+2 | 2+6+2 | 2+6+2 |
| I/O | 304 | 410 | 438 | 452 | 616 |
| パッケージ | SERDES Channel数 / User I/O数 | ||||
| 256-pin fpBGA（1717 mm）
|
4/140 | 4/140 | |||
| 484-pin fpBGA（2323 mm）
|
4/304 | 4/303 | 4/270 | ||
| 672-ball fpBGA （2727 mm）
|
4/410 | 8/381 | |||
| 900-ball fpBGA （3131 mm）
|
8/438 | 16/452 | 16/452 | ||
| 1156-ball fpBGA （3535 mm）
|
16/616 | ||||
【注】デザインに使用する場合は最新版英文データシートをご参照ください。
LatticeECP2 FPGA
概要
- LatticeECP2（Economy Plus2™）は富士通のCS100A 90nmテクノロジーで 製造され、業界最高性能のFPGA
特徴
- 第二世代のECPで、従来高価で高性能なFPGAだけに可能とされた特長と機能が備わり、このファミリーは低コストFPGA製品の利点が生かせるアプリケーションの領域を劇的に広げる
- ispVMテクノロジーによりコンフィグレーション・サポートが進化
- 28,600（MMACs）処理能力を持つ組込型高性能、フル機能のDSPブロック内蔵
- 低コストSPIフラッシュによるコンフィグレーションをサポート
- コンシューマ、車載用途、医療、産業、ネットワーク、コンピューティングのような様々なアプリケーションで、価格に厳しい市場での使用に最適
- ECP
チップ上に特化した高性能DSPブロックを備えている - EC
ラティスECP のDSPブロックを除き、十分な低コスト･ソリューションに 到達するための汎用的特長すべてが備えられている
| ラティスECP2 | ||||||
| デバイス | ECP2-6 | ECP2-12 | ECP2-20 | ECP2-35 | ECP2-50 | ECP2-70 |
| LUT（K） | 6 | 12 | 21 | 32 | 48 | 68 |
| Max.Distributed Memory （分散メモリ）（K bits） |
12 | 24 | 42 | 64 | 96 | 136 |
| Embedded SRAM （組み込ブロックメモリ）（K bits） |
55 | 221 | 276 | 332 | 387 | 1032 |
| Embedded SRAM Blocks （組み込ブロックメモリブロック数） |
3 | 12 | 15 | 18 | 21 | 56 |
| sysDSP ブロック | 3 | 6 | 7 | 8 | 18 | 22 |
| 18x18 乗算器 | 12 | 24 | 28 | 32 | 72 | 88 |
| GPLL+SPLL+DLL | 2+0+2 | 2+0+2 | 2+0+2 | 2+0+2 | 2+2+2 | 2+4+2 |
| I/O | 190 | 297 | 402 | 450 | 500 | 583 |
| パッケージ | ||||||
| 144-pin TQFP（2020 mm）
|
90 | 93 | ||||
| 208-pin PQFP（2828 mm）
|
131 | 131 | ||||
| 256-ball fpBGA（1717 mm）
|
190 | 193 | 193 | |||
| 484-ball fpBGA（2323 mm）
|
297 | 331 | 331 | 339 | ||
| 672-ball fpBGA（2727 mm）
|
402 | 450 | 500 | 500 | ||
| 900-ball fpBGA（3131 mm）
|
583 | |||||
【注】デザインに使用する場合は最新版英文データシートをご参照ください。
LatticeECP/EC FPGA
概要
- 富士通のCS90A130nmテクノロジーで製造されている
特徴
- 量産性に優れる130nmシリコン・プロセスで低コスト・ソリューションを提供
- ロジック、メモリ、I/O、PLL主流なアプリケーション向けに最適化されたアーキテクチャー
- sysDSPブロックにより高性能DSPを低コストFPGAで実現
- 400MbpsDDRメモリインターフェースが容易に実装可能
- 低コストSPIフラッシュによるコンフィグレーションをサポート
- コンシューマ、車載用途、医療、産業、ネットワーク、コンピューティングのような様々なアプリケーションで、価格に厳しい市場での使用に最適
- ECP
チップ上に特化した高性能DSPブロックを備えている - EC
ラティスECP のDSPブロックを除き、十分な低コスト･ソリューションに 到達するための汎用的特長すべてが備えられている
| ラティス ECP 及び EC | |||||||
| デバイス | EC1 | EC3 | ECP6 EC6 |
ECP10 EC10 |
ECP15 EC15 |
ECP20 EC20 |
ECP33 EC33 |
| 電源電圧（V） | 1.2 | 1.2 | 1.2 | 1.2 | 1.2 | 1.2 | 1.2 |
| LUT （K） | 1.5 | 3.1 | 6.1 | 10.2 | 15.4 | 19.7 | 32.8 |
| Max.Distributed Memory （分散メモリ）（K bits） |
6 | 12 | 25 | 41 | 61 | 79 | 131 |
| Embedded SRAM（組み込ブロックメモリ）（K bits） | 18 | 55 | 92 | 276 | 350 | 424 | 498 |
| Embedded SRAM Blocks（組み込ブロックメモリブロック数） | 2 | 6 | 10 | 30 | 38 | 46 | 54 |
| SysDSPブロック | - | - | 4 | 5 | 6 | 7 | 8 |
| 1818乗算器
|
- | - | 16 | 20 | 24 | 28 | 32 |
| PLL | 2 | 2 | 2 | 4 | 4 | 4 | 4 |
| I/O | 112 | 160 | 224 | 288 | 352 | 400 | 496 |
| パッケージ | |||||||
| 100-pin TQFP（1414 mm）
|
67 | 67 | |||||
| 144-pin TQFP（20 20 mm）
|
97 | 97 | 97 | ||||
| 208-pin PQFP（2828 mm）
|
112 | 145 | 147 | 147 | |||
| 256-ball fpBGA（1717 mm）
|
160 | 195 | 195 | 195 | |||
| 484-ball fpBGA（2323mm）
|
224 | 288 | 352 | 360 | 360 | ||
| 672-ball fpBGA（2727mm）
|
400 | 496 | |||||
【注】デザインに使用する場合は最新版英文データシートをご参照ください。